(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-312972

(43)公開日 平成9年(1997)12月2日

(51) Int.Cl. ⁶ H 0 2 M	3/28 7/21	識別記号	庁内整理番号 8726-5H	F I H 0 2 M	3/28 7/21	F A	技術表示箇所

審査請求 未請求 請求項の数7 FD (全 9 頁)


(21)出願番号	特顧平8-151725	(71)出願人	000214836		
			長野日本無線株式会社		
(22)出顧日	平成8年(1996)5月22日		長野県長野市稲里町下氷鉋1163番地		
		(72)発明者	松本 晃		
		, , , , ,	長野県長野市稲里町下氷鮑1163番地 長野		
			日本無線株式会社内		
		(74)代理人	弁理士 酒井 伸司		
		(12,102,70	71-22-		

(54) 【発明の名称】 整流回路

(57)【要約】

【課題】 整流効率を低下させることなく、整流用の電 界効果トランジスタの破壊を防止することができる整流 回路を提供することを目的とする。

【解決手段】 入力された入力交流を整流するダイオー ド27と、整流された直流電流の電流値に電流値または 電圧値がほぼ比例する制御信号を生成する制御信号生成 手段21と、ダイオード27と等価的に並列接続され制 御信号に基づいて作動して入力交流を整流する電界効果 トランジスタ22とを備えている。



【特許請求の範囲】

【請求項1】 入力された入力交流を整流するダイオードと、当該整流された直流電流の電流値に電流値または電圧値がほぼ比例する制御信号を生成する制御信号生成手段と、前記ダイオードと等価的に並列接続され前記制御信号に基づいて作動して前記入力交流を整流する電界効果トランジスタとを備えていることを特徴とする整流回路。

【請求項2】 前記ダイオードは前記電界効果トランジスタの内部寄生ダイオードであることを特徴とする請求項1記載の整流回路。

【請求項3】 前記電界効果トランジスタのゲートと低電位ライン間に接続され、前記制御信号の出力が停止されたときに、前記ゲートに蓄積されている電荷を放出する電荷放出手段を備えていることを特徴とする請求項1または2記載の整流回路。

【請求項4】 前記制御信号生成手段は、前記整流された直流電流の出力ライン間に配設された一次巻線と、当該一次巻線を流れる前記直流電流に電流値または電圧値がほぼ比例する制御信号を出力可能な二次巻線とを備えているカレントトランスおよび単巻変圧器のいずれか一方であることを特徴とする請求項1から3のいずれかに記載の整流回路。

【請求項5】 前記制御信号を電流増幅すると共に当該 電流増幅した制御信号を前記電界効果トランジスタのゲートに出力する電流増幅手段を備えていることを特徴と する請求項4記載の整流回路。

【請求項6】 前記制御信号生成手段の出力部における 出力電圧が所定値以下のときに前記制御信号の前記電界 効果トランジスタへの出力を停止させる制御信号出力制 御手段を備えていることを特徴とする請求項4または5 記載の整流回路。

【請求項7】 前記制御信号出力制御手段は、前記制御信号生成手段の出力部と前記電界効果トランジスタのゲート間に接続されたツェナーダイオードであることを特徴とする請求項6記載の整流回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、スイッチング電源 装置のスイッチング用トランスの出力巻線側などに配設 可能な整流回路に関し、詳しくは、スイッチングトラン スの出力巻線から出力される交流に同期してその交流を 整流するのに適した整流回路に関するものである。

[0002]

【従来の技術】スイッチング電源装置などでは、通常、スイッチング用トランスの出力巻線から出力される交流を、出力巻線側に配設されているダイオードおよびコンデンサによって整流する整流方法が採用されている。その一方、近年、整流時におけるダイオードによる電力損失を低下させるために、整流用索子としてFETを使用

する整流回路の開発が盛んになっている。このような整 流回路として、例えば、実開平4-58087号公報に 記載されたものが知られている。

【0003】前記公報に記載されている整流回路71 は、いわゆる同期整流回路であって、図7に示すよう に、フォワード型のスイッチング電源装置におけるスイ ッチング用のトランス4の二次巻線4b側に配設されて いる。整流回路71は、主巻線72a、駆動巻線72 b, 72cを有するチョークコイル72と、トランス4 の二次巻線4bの正電圧側端子とチョークコイル72の 主巻線72aとの間に接続されたMOS型のFET(電 界効果トランジスタ)22と、FET22のドレインと グランド端子13との間に接続されたFET73と、正 電圧出力端子12とグランド端子13との間に接続され た平滑用のコンデンサ26とを備えている。また、整流 回路71は、チョークコイル72の駆動巻線726の一 端とFET22のゲート間に接続された抵抗74と、駆 動巻線フ2cの一端とFETフ3のゲート間に接続され た抵抗75とを備えている。

【0004】この整流回路71では、図示しないスイッ チング手段がトランス4の一次側巻線4aに入力する直 流をスイッチングすることによって、トランス4の二次 巻線4bに同図に示す向きの電圧VS1の交流が発生す る。この場合、交流はFET22の内部寄生ダイオード 27によって整流され、その整流された直流電圧がチョ 一クコイルフ2の主巻線フ2aを通過してコンデンサ2 6によって平滑される。この場合、チョークコイル72 の主巻線72aの両端には、電圧VS1からコンデンサ2 6の両端電圧を減算した値にほぼ等しい電圧が発生し、 これに伴い、駆動巻線72b. 72cの両端にも、主巻 線72aの両端電圧に各巻線の巻数比に応じた値の電圧 が発生する。駆動巻線726に発生した電圧は、FET 22のゲートに印加され、これにより、FET22が作 動し、交流は主としてFET22によって整流される。 【0005】一方、トランス4の二次巻線4bに電圧V S1とは逆向きの電圧VS2の交流が発生する場合には、内 部寄生ダイオード27が交流を整流せず、かつ駆動巻線 726に逆電圧が発生するため、FET22は作動停止 状態になる。また、同時に、チョークコイル72の主巻 線72aを流れている電流は、FET73のドレインと ソースとの間の寄生ダイオード(図示せず)を流れ続け る。この状態では、駆動巻線72cに発生した逆誘起電 圧がFET73のゲートに印加され、これにより、FE T73が作動するため、低損失な整流動作が継続され る。このように、この整流回路71は、二次巻線4bに 発生する交流に同期してFET22を作動させることに より、交流を半波整流している。この結果、整流の際に おける電力損失が、整流電流の二乗にFET22のオン 抵抗を乗算した値の電力になり、従来のダイオード整流 方法における電力損失(ダイオードのオン電圧に整流電 流を乗じた電力)と比較して極めて低減されている。 【0006】

【発明が解決しようとする課題】ところが、この従来の 整流回路71には、以下の問題点がある。すなわち、一 般的に、FETのゲートーソース間に印加できる最大定 格電圧は、±30∨程度と低い値である。このため、こ の整流回路71では、生成する直流電力の電圧値が最大 定格電圧以下の場合であっても、FET22が破壊され てしまうことがあるという問題点がある。具体的には、 例えば、交流から直流を生成するフォワード型のスイッ チング電源装置においては、図6に示すように、トラン スの二次巻線4bから出力される電圧VS1および電圧V S2は必ずしも等しくなく、トランス4の一次側に配設さ れているスイッチング素子がオンしている期間TONに出 力されるエネルギー(同図の符号61に示す斜線部分の 面積に比例する)と、スイッチング索子がオフしている 期間 TOFF に出力されるエネルギー(同図の符号62に 示す斜線部分の面積に比例する)とがほぼ等しくなる。 このため、従来の整流回路フィでは、チョークコイルフ 2の主巻線72aの両端電圧に比例するゲート電圧がF ET22のゲートに印加されるため、そのゲート電圧が 通常時において最大定格電圧以下の場合であっても、ト ランス4の一次巻線4a側に入力される直流電圧が上昇 したり、スイッチング信号のオン時間TONが短くなった りしたような場合には、電圧VSIが上昇するため、これ に伴ってゲート電圧も上昇し、場合によっては、最大定 格電圧以上のゲート電圧がFET22のゲートーソース 間に印加されることにより、FET22が破壊されてし まうことがあるという問題点がある。

【0007】一方、FET72のゲートとソースとの間にツェナーダイオードなどを接続することによって、FET22の耐圧破壊を防止することも可能である。ところが、世界中の商用電源に対して所定の電圧を出力可能ないわゆるオールレンジ電源装置を構成する場合に、商用電源の電圧値が高いと、ツェナーダイオードが常時電力損失する結果、整流回路全体としての整流効率が極めて低下してしまうという問題点がある。

【〇〇〇8】また、一般的には、FETは、数百pF~数千pFのゲート容量を有しているため、従来の整流回路71では、抵抗74を介してFET22のゲートに直流電圧を印加しても直ちには作動しない結果、FET22のターンオン時間が長くなっている。また、逆に、蓄積されている電荷に起因して、FET22のターンオフ時間が長くなる結果、FET22のスイッチング動作の立ち上がりおよび立ち下がりが長くなるために、種々の問題点が生じている。具体的には、FET22のスイッチング動作の立ち上がりが違いと、内部寄生ダイオード27による整流時間が長くなるために電力損失を低減っチングできないという問題点がある。一方、スイッチ

ング動作の立ち下がりが遅いと、トランス4の二次巻線4bに電圧VS2が発生している時にもFET22がオン状態になってしまうことがあり、かかる場合には、FET22によってコンデンサ26の両端に逆電圧が印加されると共に、トランス4の二次巻線4b側で逆電流が流れてしまうという問題点がある。

【0009】本発明は、かかる問題点を解決すべくなされたものであり、整流効率を低下させることなく、整流用の電界効果トランジスタの破壊を防止することができる整流回路を提供することを目的とする。また、整流回路内での逆電流の発生を防止することができる整流回路を提供することを他の目的とする。

[0010]

【課題を解決するための手段】上記目的を達成すべく請 求項1記載の整流回路は、入力された入力交流を整流す るダイオードと、整流された直流電流の電流値に電流値 または電圧値がほぼ比例する制御信号を生成する制御信 号生成手段と、ダイオードと等価的に並列接続され制御 信号に基づいて作動して入力交流を整流する電界効果ト ランジスタとを備えていることを特徴とする。この場 合、直流電流とは、周期的にその方向を変化させる電流 であって1周期に亘っての平均値が零の電流である交流 電流を含まない他のすべての電流をいい、脈流電流や、 一定電圧値の直流に脈流を重畳させた直流の電流などが 含まれる。また、制御信号は、電流信号であっても電圧 信号であってもよく、整流された直流電流の電流値にほ ぼ比例する電流信号である制御信号を電圧信号として機 能させる場合には、制御信号が流れる経路に抵抗を接続 し、その抵抗の両端に発生する電圧を制御信号として用 いればよい。

【〇〇11】この整流回路では、制御信号生成手段が、 ダイオードによって整流された直流電流の電流値に電流 値または電圧値がほぼ比例する制御信号を生成し、生成 した制御信号を出力することにより電界効果トランジス タを作動させる。これにより、電界効果トランジスタ は、ダイオードが導通しようとする間、つまり、正電圧 の直流電力を生成するときには、交流の正極性部分が入 力されるときにのみ作動する。この結果、交流は、オン 抵抗が小さい電界効果トランジスタのソースからドレイ ンを通過することにより、電界効果トランジスタによっ て整流される。このように、この整流回路では、例え ば、スイッチング電源装置に適用した場合において、ス イッチング電源装置に入力される交流電圧が高いときで あっても、スイッチング用トランスの二次巻線から出力 される電圧の高低に関係なく、整流された直流電流の電 流値に電流値または電圧値がほぼ比例する制御信号によ って電界効果トランジスタのスイッチングが制御され る。このため、電界効果トランジスタの破壊を確実に防 止することができると共に、いわゆるオールレンジのス イッチング電源装置における整流回路に適用することが

ことができる。

可能になる。

【0012】請求項2記載の整流回路は、請求項1記載の整流回路において、ダイオードは電界効果トランジスタの内部寄生ダイオードであることを特徴とする。

【0013】この整流回路では、電界効果トランジスタの内部に存在する内部寄生ダイオードが、入力交流を整流することによって制御信号を生成するための直流電流を生成する。この結果、別体のダイオードを用いる必要がなくなるため、回路を簡易に構成することができる。

【0014】請求項3記載の整流回路は、請求項1または2記載の整流回路において、電界効果トランジスタのゲートと低電位ライン間に接続され、制御信号の出力が停止されたときに、ゲートに蓄積されている電荷を放出する電荷放出手段を備えていることを特徴とする。

【0015】一般的に、電界効果トランジスタは数百p F~数千pFのゲート容量を有している。したがって、 制御信号の出力が停止された後であっても、ゲートに蓄 積されている電荷によって電界効果トランジスタのター ンオフ時間が長くなる。この結果、例えば、この整流回 路がスイッチング用トランスの二次巻線側に配設された り、整流回路の出力側に平滑用コンデンサが接続された りしているような場合において、電界効果トランジスタ がオフすべき時間にオンしていると、二次巻線に誘起す る逆向き電圧、つまり図6における電圧VS2に基づく電 流が逆向きに流れたり、平滑用コンデンに蓄積されてい るエネルギーが逆向きに流れたりすることに起因する逆 電流が流れてしまう。この整流回路では、グランドなど の低電位ラインとゲートとの間に接続されている電荷放 出手段が、制御信号の出力が停止されたときに、ゲート に蓄積されている電荷を放出する。このため、電界効果 トランジスタのターンオフ時間が短くなるので、逆電流 の発生が確実に防止される。

【0016】請求項4記載の整流回路は、請求項1から3のいずれかに記載の整流回路において、制御信号生成手段は、整流された直流電流の出カライン間に配設された一次巻線と、一次巻線を流れる直流電流に電流値または電圧値がほぼ比例する制御信号を出力可能な二次巻線とを備えているカレントトランスおよび単巻変圧器のいずれか一方であることを特徴とする。

【0017】この整流回路では、カレントトランス、またはいわゆるオートトランスである単巻変圧器の一次巻線に整流された直流が流れると、カレントトランスの電流検出側巻線である二次巻線、または単巻変圧器の二次巻線に整流電流に電流値または電圧値がほぼ比例する制御信号が発生する。このように、この整流回路によれば、制御信号生成手段を簡易に構成することが可能になる。

【0018】請求項5記載の整流回路は、請求項4記載の整流回路において、制御信号を電流増幅すると共に電流増幅した制御信号を電界効果トランジスタのゲートに

出力する電流増幅手段を備えていることを特徴とする。 【0019】前述したように、電界効果トランジスタは 数百pF~数千pFのゲート容量を有している。したが って、電界効果トランジスタのターンオン時間を短くす るためには、ゲート容量を素早く充電させる必要があ る。この整流回路では、カレントトランスまたは単巻変 圧器から出力された制御信号を電流増幅し、電流増幅し た制御信号を電界効果トランジスタのゲートに出力す る。この結果、電界効果トランジスタのゲート容量が素 早く充電される結果、ターンオン時間を極めて短くする

【0020】請求項6記載の整流回路は、請求項4または5記載の整流回路において、制御信号生成手段の出力部における出力電圧が所定値以下のときに制御信号の電界効果トランジスタへの出力を停止させる制御信号出力制御手段を備えていることを特徴とする。

【 O O 2 1 】この整流回路では、制御信号出力制御手段が、制御信号の生成源である制御信号生成手段から出力される出力電圧が所定値以下のときに、制御信号の電界効果トランジスタへの出力を停止させる。このため、電界効果トランジスタは、整流された直流電流がカレントトランスまたは単巻変圧器の一次巻線を流れ終わる前にターンオフを開始する。この結果、制御信号の出力が停止される前に電界効果トランジスタを確実に作動停止させることが可能になるため、逆電流の発生を確実に阻止することができる。

【0022】請求項7記載の整流回路は、請求項6記載の整流回路において、制御信号出力制御手段は、制御信号生成手段の出力部と電界効果トランジスタのゲート間に接続されたツェナーダイオードであることを特徴とする。

【0023】通常、制御信号は、電界効果トランジスタのゲート電圧と制御信号生成手段の出力電圧との差電圧に応じた電流値で流れる。この整流回路では、ツェナーダイオードが、制御信号生成手段とゲートとの間の差電圧を、ツェナー電圧分だけ実質的に降下させる。このため、制御信号生成手段の出力電圧が、ゲート電圧にツェナー電圧を加えた電圧と等しい電圧になったときには、両者の間に電圧差がなくなるため、制御信号が流れないため、ゲートにゲート電圧が供給されなくなる。このように、この整流回路では、ツェナーダイオードを制御信号出力制御手段として用いることによって、簡易に構成することができる。

[0024]

【発明の実施の形態】以下、添付図面を参照して、本発明に係る整流回路をフライバック型のスイッチング電源装置(以下、「電源装置」という)に適用した実施の形態について説明する。なお、従来の電源装置71と同一の構成要素については同一の符号を付してその説明を省略する。

【0025】同図に示す電源装置1は、交流電源2から出力される交流を整流するダイオードブリッジ3、スイッチング用のトランス4、スイッチング用のMOS型電界効果トランジスタ(以下、「FET」という)5、スイッチング信号を出力するスイッチング信号出力回路6および整流回路11などを備えている。

【0026】整流回路11は、電源装置1の一部を構成しており、カレントトランス(制御信号生成手段)2 1、FET(電界効果トランジスタ)22、抵抗23、24、ダイオード25およびコンデンサ26を備えている。

【0027】カレントトランス21は、整流された直流を外部に出力するための正電圧出力端子12とトランス4の二次巻線4bの正電圧側端子との間の出力ライン間に接続された一次巻線21aと、一次巻線21aのn倍の巻数比を有し電流ピックアップ用巻線として機能する二次巻線21bとを備えており、一次巻線21aに流れる直流電流値I11に対して巻数比の逆数(1/n)の電流値の制御電流(本発明における制御信号に相当する)I12を二次巻線421bから出力する。

【0028】FET22は、内部に内部寄生ダイオード27を有しており、トランス4の二次巻線4bに発生する交流が電圧VS11の向きのときには、内部寄生ダイオード27を介して交流の正極性部分を通過させ、逆に、二次巻線4bに発生する交流が電圧VS12の向きのときには、交流の通過を阻止する。これにより、FET22は、交流を整流する。

【0029】抵抗23は、カレントトランス21の二次巻線21a側の終端抵抗として機能すると共にカレントトランス21から出力された制御信号 I 12を電圧信号に変換する電流一電圧変換器として機能する。また、抵抗23は、制御電流 I 12の出力が停止されたときには、FET22のゲートに蓄積されている電荷を低電位ラインであるグランドに放出する電荷放出手段としても機能する。

【0030】抵抗24は、制御電流 I 12を供給する際に 電流制限用として機能する。ダイオード25は、制御電 流 I 12の出力が停止されたときに、FET22のゲート に蓄積されている電荷をカレントトランス21の二次巻 線21bを介してグランドに放出する電荷放出手段とし て機能する。

【0031】次に、図2を参照して、整流回路11の動作について説明する。

【0032】交流電源2から交流が出力されると、その交流はダイオードブリッジ3によって脈流に整流される。この脈流がスイッチング信号出力回路6の制御下でFET5によってスイッチングされることによって、トランス4の一次巻線4aに電流Ip(同図(a)参照)が流れると、トランス4にエネルギーが蓄積される。次いで、FET5によるスイッチングがオフになると、ト

ランス4に蓄積されているエネルギーに基づいて、トラ ンス4の二次巻線4bから電流 [1] (同図(b)参照) が出力される。この場合、電流 111は、図1に示す向き で流れようとするため、内部寄生ダイオード27、二次 巻線4b、カレントトランス21の一次巻線21aおよ びコンデンサ26からなる閉ループを流れることにより コンデンサ26によって平滑される。この際、一次巻線 21aを電流 I 11が通過すると、二次巻線 21b から制 御電流Ⅰ12が出力される。この制御電流Ⅰ12は、FET 22のゲートに流れ込んでゲート容量を充電する。充電 後においては、制御電流 1/1が二次巻線21 b および抵 抗24、23からなる閉ループを流れ、これにより抵抗 23の両端に発生した電圧VG (同図(c)参照)がゲ 一ト電圧としてFET22のゲートに印加される。な お、実際には、電圧VG の最低値は、マイナス電圧にな るが、ここでは、最低値をOVとしている。

【0033】ゲートに印加される電圧VgがFET22のオン電圧VONよりも高いときには、同図(d)に示すように、FET22がオンになり電流11がFET22のソースードレイン間を通過する。この結果、二次巻線4bに発生した交流は、主としてFET22によって整流される。この場合、整流の際における電力損失は、整流電流の二乗にFET22のオン抵抗を乗じた値の電力になり、ダイオード整流方法における電力損失と比較して極めて低減される。

【0034】次いで、電流 I 11が流れなくなると、制御電流 I 12も流れなくなるため、FET22のゲートに電圧が印加されなくなる。この場合、ゲートに蓄積されている電荷がダイオード24およびカレントトランス21の二次巻線21bを介してグランドに放出されるため、ゲート電圧 V Gが直ちに0Vになり、これにより、極めて短いターンオフ時間でFET22が作動を停止する。この結果、次に一次巻線4aに電流 I Dが流れる際には、FET22が作動を完全に停止した状態に維持され、かつその際に二次巻線4bに流れようとする電流の向きと内部寄生ダイオード27の順方向の向きとが互いに逆方向になるため、二次巻線4bには電流が流れず、逆電流の発生が確実に阻止される。

【0035】このように、この整流回路11によれば、カレントトランス21が、内部寄生ダイオード27によって整流された電流I11の電流値にほぼ比例する電流値の制御電流I12を生成し、生成した制御電流I12を出力することによりFET22を作動させる。このため、いわゆるオールレンジ型スイッチング電源装置の整流回路に適用した場合、入力される交流の電圧値、つまりトランス4の二次巻線4bから出力される電圧の高低に関係なく、FET22の整流動作を制御することができる。この結果、整流効率を低下させることなく、FET22の破壊を確実に防止することができる。

【0036】次に、図3を参照して、他の実施形態に係

る整流回路32を適用した電源装置31について説明する。なお、同図には、電源装置1におけるトランス4の二次巻線4b側の構成である整流回路32を主として示している。また、この実施形態では、電源装置31の構成要素のうち電源装置1の構成要素と同一の構成要素については、同一の符号を付してその説明を省略する。

【0037】同図に示すように、整流回路32は、一次 巻線41aがグランド端子13とFET22のソースと の間に接続され、二次巻線416の他端がツェナーダイ オード(制御信号出力制御手段) 42のカソードに接続 されたオートトランス41を備えている。オートトラン ス41は、単巻変圧器であって、一次巻線41aと、一 次巻線41aのn倍の巻数比を有する二次巻線41bと が分離・絶縁されることなく、かつ一次巻線41aの巻 線部分が二次巻線41bの一部として構成されている。 また、オートトランス41は、一次巻線41aに流れる 直流電流値 I 21に対して巻数比の逆数 (1/n) の電流 値の制御電流 I 22を二次巻線 4 1 b から出力する。この オートトランス41では、FET22と共にトランス4 の二次巻線46のグランド側に配置されているため、-次巻線41aと二次巻線41bとを絶縁する必要がない 結果、両巻線41a、41bを共通に構成することによ って、両巻線41a、41bの結合が強化されている。 【0038】また、整流回路32は、前述したツェナー ダイオード42に加えて、ツェナーダイオード42のア ノードにベースが接続されたnpn型のトランジスタ (電流増幅手段) 43、トランジスタ43のエミッタに そのエミッタが接続されているpnp型のトランジスタ (電荷放出手段) 44、および抵抗45, 46, 47を 備えている。

【0039】トランジスタ43は、オートトランス41の二次巻線41bから出力される制御電流 I22を増幅し増幅した電流を新たな制御電流 I23としてFET22のゲートに出力する。この場合、トランジスタ43は、整流された直流電圧VDがコレクタに印加されているため、作動時には、FET22のソースーゲート間にオン電圧(約5V)よりも高い電圧(直流出力電圧とほぼ等しい)を印加することができる。このため、FET22を完全に飽和領域で作動させることが可能になる。この結果、FET22のソースードレイン間電圧が小さくなるため、FET22による電力損失がさらに低減される。

【0040】トランジスタ44は、FET22のゲートに蓄積されている電荷をグランドに放出する電荷放出手段として機能する。具体的には、トランジスタ44は、トランジスタ43が制御電流 I23の出力を停止したときに、ゲートに蓄積されている電荷に基づくベース電流を抵抗45を介してグランドに流すことによって作動を開始し、作動時には、ゲートに蓄積されている電荷をエミッタからコレクタを介してグランドに放出することによ

って、FET22のターンオフ時間を短縮する。

【0041】次に、図4を参照して、整流回路32の動作について説明する。なお、整流回路11における動作と同一の点については重複した説明を省略する。

【0042】トランス4の一次巻線4aに電流ID(同図(a)参照)が流れると、二次巻線4bから電流I21が出力される。この場合、電流I21は、同図に示す向きで流れようとするため、オートトランス41の一次巻線41a、内部寄生ダイオード27、トランス4の二次巻線4b、およびコンデンサ26からなる閉ループを流れることによりコンデンサ26によって平滑される。この際、一次巻線41aを電流I21が通過すると、二次巻線41bから制御電流I22が出力される。この制御電流I22は、ツェナーダイオード42を介してトランジスタ43によって増幅され、制御電流I23として、FET22を作動させる。

【0043】一方、充電後においては、制御電流 I 23が抵抗 46を介してグランドに流れるため、抵抗 46の両端に発生した電圧 V G がゲート電圧としてFET 22のゲートに印加されることによって、FET 22はオン状態を維持する。この結果、二次巻線 4 b に発生した交流は、FET 22によって整流される。この場合、整流の際における電力損失は、整流回路 1 1 と同じように、整流電流の二乗にFET 22のオン抵抗を乗じた値の電力になり、ダイオード整流方法における電力損失と比較で極めて低減される。また、この場合、制御電流 I 22が二次巻線 4 1 b、ツェナーダイオード 4 2、抵抗 4 5、内部寄生ダイオード 27、トランス 4 の二次巻線 4 b およびコンデンサ 2 6 からなる閉ループを流れ、これにより、トランジスタ 4 4 は、抵抗 4 5 の両端に発生した電圧によってオフ状態に維持されている。

【0044】次いで、電流I21が流れなくなると、制御電流I22も流れなくなるため、トランジスタ43が作動を停止する結果、FET22のゲートに電圧VGが印印を作れなくなる。この場合、抵抗45の両端電圧が低下するため、FET22のゲートに蓄積されている電荷が、トランジスタ44のベース電流として、エミッタ。、イスおよび抵抗45を介してグランドに放出される。デットに蓄積されている電荷はトランジスタ44のエミっため、トランジスタ44が作動することによって、ゲートに蓄積されている電荷はトランドに放出される。また、ゲートに蓄積されている電荷は、抵抗46を介してクランドに放出される。このため、ゲート電圧が直ちに0Vになるので、極めて短いターンオフ時間でFET22が作動を停止する。

【0045】さらに、FET22のゲートに印加される 電圧Vg は、オートトランス41の二次巻線41bから 出力される電圧Vg からツェナーダイオード42のツェ

ナー電圧分だけドロップされる。このため、トランジス タ43のベースに入力される電圧は、電圧 Vo がツェナ 一電圧以下のときに、OVとなる。したがって、FET 22は、同図(b)に示すように、電圧Vnが、FET 22がオフ状態になるしきい値電圧VS よりもツェナー 電圧分高い電圧である電圧VOFF のときに、オフになる (同図(c)参照)。この結果、次に一次巻線4aに電 流Ip が流れる際には、FET22が作動を完全に停止 した状態に維持され、かつその際に二次巻線4bに流れ ようとする電流の向きと内部寄生ダイオード27の順方 向の向きとが互いに逆方向になるため、二次巻線4bに は電流が流れず、逆電流の発生が確実に阻止される。な お、抵抗47は、ツェナーダイオード42に電流が流れ ないときに、オートトランス41の二次巻線416側の インピーダンス、言い替えれば一次側のインピーダンス を所定値に終端する。

【0046】このように、この実施形態によれば、制御電流 I 22を増幅した制御電流 I 23によってFET22を作動させることにより、FET22を極めて短いターンオン時間でオンさせることができる。これにより、内部寄生ダイオード27の整流動作からFET22による整流動作に短時間で切り替えることができる結果、整流効率をさらに向上させることができる。

【0047】なお、上記実施形態では、トランス4の二次巻線4bのグランド側にFET22を接続した例について説明したが、本発明は、これに限定されず、図5に示すように、FET22を直流出カライン側に接続してもよいのは勿論である。なお、同図に示す整流回路51の各構成要素には、図1における電源装置1における対応する構成要素と同一の符号を付すものとし、その説明を省略する。また、整流回路11においてカレントトランス21の出力部側に、制御信号を電流増幅するトランジスタやFETを接続してもよい。

【0048】さらに、本発明に係る整流回路は、フライパック型の電源装置のみならず、フォワード形の電源装置にも適用可能である。また、リンギングチョーク型スイッチング電源装置にも適用が可能であり、かかる場合には、トランス4の二次巻線4bからエネルギーが出力し終わった後に電流Ipが一次巻線4aに流れる。このため、FET22のゲート電荷を放出するための電荷放出手段(例えば、トランジスタ44)を設けなくても、FET22がオンしている期間内において逆電流を確実に阻止することができる。

【0049】また、本実施形態では、FET22の内部 寄生ダイオード27を使用した例について説明したが、 本発明は、これに限定されず、別体のダイオードを使用 してもよいのは勿論である。

[0050]

【発明の効果】以上のように請求項1記載の整流回路に よれば、例えば、オールレンジ型のスイッチング電源装 置の同期整流回路として構成した場合などにおいて、入力される交流の電圧値が変動する場合であっても、スイッチング用トランスの二次巻線から出力される電圧の高低に関係なく、整流された直流電流の電流値に電流値または電圧値がほぼ比例する制御信号によって電界効果トランジスタのスイッチングが制御されるため、整流用電界効果トランジスタのが一ト電圧を所定値以下に制限するために電力を損失されることがないため、整流効率を低下させることがない。

【 0 0 5 1 】また、請求項2 記載の整流回路によれば、電界効果トランジスタの内部寄生ダイオードが、制御信号を生成するための直流電流を生成する結果、回路を簡易に構成することができる。

【0052】また、請求項3記載の整流回路によれば、 電界効果トランジスタをオフさせる際に、電荷放出手段 がゲートに蓄積されている電荷を放出させるため、電界 効果トランジスタのターンオフ時間が短縮される結果、 逆電流の発生を確実に防止することができる。

【0053】また、請求項4記載の整流回路によれば、 カレントトランスや単巻変圧器によって、制御信号生成 手段を簡易に構成することができる。

【0054】さらに、請求項5記載の整流回路によれば、増幅した制御信号を電界効果トランジスタのゲートに出力するため、電界効果トランジスタのターンオン時間を極めて短くすることができる結果、整流効率を向上させることができる。

【0055】また、請求項6記載の整流回路によれば、 制御信号出力制御手段が制御信号の出力が停止される前 に電界効果トランジスタの作動を停止させることができ るため、逆電流の発生をより確実に防止することができ る。

【0056】さらに、請求項7記載の整流回路によれば、ツェナーダイオードによって簡易に制御信号出力制御手段を構成することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る電源装置の回路図である。

【図2】(a)はトランスの一次巻線を流れる電流波形を示す信号波形図であり、(b)は整流回路によって生成された直流電流波形を示す信号波形図であり、(c)はFETのゲートに印加されるゲート電圧を示す信号波形図であり、(d)はFETの動作状態を示す図である

【図3】本発明の他の実施形態に係る整流回路の回路図 である。

【図4】(a)は他の実施形態におけるトランスの一次 巻線を流れる電流波形を示す信号波形図であり、(b) は他の実施形態におけるオートトランスの出力電圧波形 を示す信号波形図であり、(c)は他の実施形態におけ るFETの動作状態を示す図である。

【図5】図1における整流回路の変更例である整流回路の回路図である。

【図 6】スイッチング電源装置におけるスイッチング用トランスの出力電圧を示す信号波形図である。


【図7】従来の整流回路の回路図である。

【符号の説明】


11 整流回路

21 カレントトランス


【図1】



[図3]





[図5]




- 22 FET
- 23 抵抗
- 27 内部寄生ダイオード
- 32 整流回路
- 41 オートトランス
- 42 ツェナーダイオード
- 43 トランジスタ
- 44 トランジスタ
- 46 抵抗

【図2】






[図4]



【図6】



【図7】

